#6は次のリフレッシュの初めに0に

... ャンラインに8未満 | | | | | 1 = 現在のスキャンラインに8以上 | | | | | W = PPU書き込みステータスフラグ | | | | | 1 = VRAMへの書き込みは有効 | | | | | 1 = VRAMへの書き込みは無視 | | | | | | | | | | 注:ビット#6は次のリフレッシュの初めに0に| 注:最初の実際のピクセル(つまり透明でない)が | | | | | 描画されるまでビット#6はセットされない。 | | | | | したがって、最初の4ピクセルが透明で、5番 | | | | | めが不透明な値のスプライト(8x8)があれば、| | | | | 5番めのピクセルが見つかって描画された後、| | | | | ビット6がセットされる。 | +---------+-------+----------+---------------------------------------------+ | $2003 | W | aaaaaaaa | スプライトメモリアドレス [SPRADDR] | | | | | | | | | | $2004でアクセスするスプライトRAMのアドレス | | | | | を指定する(セクション#9を参照)。 | +---------+-------+----------+---------------------------------------------+ | $2004 | W | dddddddd | スプライトI/Oレジスタ ...